

# EXAME NACIONAL DO ENSINO SECUNDÁRIO

12.º Ano de Escolaridade (Decreto-Lei n.º 286/89, de 29 de Agosto)  
Curso Tecnológico de Electrotecnia/Electrónica

Duração da prova: 120 minutos  
2001

1.ª FASE  
1.ª CHAMADA

## PROVA ESCRITA DE SISTEMAS DIGITAIS

---

- A prova é constituída por dois Grupos I e II.
- As justificações que apresentar devem ser completas e sucintas.
- A prova inclui, na página 5, as instruções do microprocessador 8085.

V.S.F.F.

143/1

---

## GRUPO I

1. Um circuito sequencial síncrono é constituído por três biestáveis, tipo **J-K**, activos no flanco descendente do *clock* (*clk*), com as seguintes equações de excitação:

$$J_0 = Q_1 \oplus Q_2 ; K_0 = 1 ; J_1 = K_1 = Q_0 ; J_2 = 1 \text{ e } K_2 = Q_2.$$

Considere que o circuito, no estado inicial, está com  $Q_0 = Q_1 = Q_2 = 0$  e que  $Q_2$  corresponde ao *bit* mais significativo (**MSB**).

- 1.1. Construa a tabela de transições de estados do circuito, indicando a sequência por ele produzida.
- 1.2. Estabeleça a forma das ondas de saída em  $Q_2$ ,  $Q_1$  e  $Q_0$  durante os impulsos de *clock* necessários para completar a sequência.

Nota: se não respondeu à questão 1.1., considere a seguinte sequência:

0 ; 2 ; 4 ; 6 ; 1 ; 5 ; [0 ; ...

2. O circuito lógico da figura 1 está ligado a quatro unidades idênticas de memória **RAM**, tendo cada uma três entradas de endereço ( $A_0$ ,  $A_1$  e  $A_2$ ) e quatro *bits* por palavra.  $CS_1$ ,  $CS_2$ ,  $CS_3$  e  $CS_4$  representam as entradas de selecção das 4 unidades de **RAM**.




Figura 1

Indique a organização da memória resultante da associação do circuito lógico com as quatro unidades de **RAM**.

3. Considere uma memória **ROM** com a capacidade de 8192 *bits*.
- 3.1. Indique o endereço final da memória, em hexadecimal, quando esta se encontra organizada com palavras de 4 *bits*, sabendo que o endereço inicial é **0000H**. Justifique a sua resposta.
- 3.2. Determine o número de linhas necessárias para seleccionar todas as posições de memória, admitindo que está organizada com palavras de 8 *bits*.

V.S.F.F.

4. Por aplicação do modelo de **Moore**, pretende-se projectar um circuito sequencial síncrono com o seguinte funcionamento:

Sempre que a entrada **I** do circuito se encontra a nível lógico "1", na saída **S** do circuito obtém-se um sinal com uma frequência quatro vezes inferior à frequência do sinal de *clock* (*clk*). Caso contrário, a saída permanece a nível lógico "0".

4.1. Represente o diagrama de estados do circuito.

4.2. Utilizando elementos de memória tipo **D**, estabeleça o mais simplificado possível, o circuito lógico capaz de realizar a função acima descrita.

## GRUPO II

1. As instruções do microprocessador 8085, para localizarem os seus operandos, utilizam diversas formas de **endereçamento**.

Exemplifique, através de duas instruções, como se distingue o **endereçamento imediato** do **endereçamento directo**.

2. Antes da execução da instrução aritmética **ADD M**, os conteúdos do acumulador e do par de registos **H-L** do microprocessador 8085 eram, respectivamente, **1FH** e **1212H**, com o extracto da memória de dados indicado na figura 2.

| ENDEREÇOS | DADOS |
|-----------|-------|
| -----     | ----- |
| 120FH     | 11H   |
| 1210H     | FFH   |
| 1211H     | 8DH   |
| 1212H     | 2AH   |
| 1213H     | 4FH   |
| 1214H     | 10H   |
| -----     | ----- |

Figura 2

- 2.1. Indique o conteúdo do acumulador após a execução da instrução **ADD M**. Justifique a sua resposta.
- 2.2. Explique a importância do **Registo de Estado** (registo de *flags*) na elaboração de programas que utilizam instruções lógicas e aritméticas.
3. Escreva um programa, em linguagem **Assembly**, com as instruções do microprocessador 8085, que efectue a adição do número **2F1AH** com um outro número positivo de 2 *bytes*, guardado na memória a partir de **1300H** (*byte* menos significativo). O resultado da operação deverá ficar no par de registos **B-C**, o *carry* no *bit* menos significativo do registo **D** (os restantes *bits* do registo deverão ficar a "0").

FIM

# INSTRUÇÕES DO MICROPROCESSADOR 8085

## INSTRUÇÕES DE TRANSFERÊNCIA DE DADOS

|      |   |  |  |   |  |
|------|---|--|--|---|--|
|      | <b>Mover</b><br>A,A 7F<br>A,B 78<br>A,C 79<br>A,D 7A<br>A,E 7B<br>A,H 7C<br>A,L 7D<br>A,M 7E                                | <b>Mover</b><br>B,A 47<br>B,B 40<br>B,C 41<br>B,D 42<br>B,E 43<br>B,H 44<br>B,L 45<br>B,M 46 | <b>Mover</b><br>C,A 4F<br>C,B 48<br>C,C 49<br>C,D 4A<br>C,E 4B<br>C,H 4C<br>C,L 4D<br>C,M 4E | <b>Mover</b><br>D,A 57<br>D,B 50<br>D,C 51<br>D,D 52<br>D,E 53<br>D,H 54<br>D,L 55<br>D,M 56                                  | <b>Mover</b><br>E,A 5F<br>E,B 58<br>E,C 59<br>E,D 5A<br>E,E 5B<br>E,H 5C<br>E,L 5D<br>E,M 5E |
| MOV: |   | MOV:   | MOV:   | MOV:  | MOV:   |
|      | <b>Mover</b><br>H,A 67<br>H,B 60<br>H,C 61<br>H,D 62<br>H,E 63<br>H,H 64<br>H,L 65<br>H,M 66                                | <b>Mover</b><br>L,A 6F<br>L,B 68<br>L,C 69<br>L,D 6A<br>L,E 6B<br>L,H 6C<br>L,L 6D<br>L,M 6E | <b>Mover</b><br>M,A 77<br>M,B 70<br>M,C 71<br>M,D 72<br>M,E 73<br>M,H 74<br>M,L 75           | <b>Mover imediato</b><br>A,byte 3E<br>B,byte 06<br>C,byte 0E<br>D,byte 16<br>E,byte 1E<br>H,byte 26<br>L,byte 2E<br>M,byte 36 | <b>Carregar imediato</b><br>B, dble 01<br>D, dble 11<br>H, dble 21<br>SP, dble 31            |
| MOV: |   | MOV:   | MOV:   | MVI:  | LXI:   |
|      |   |  | <b>XCHG</b> EB   |   |  |
|      | <b>Carregar/armazenar</b><br>LDAX B 0A STAX B 02<br>LDAX D 1A STAX D 12<br>LHLD end 2A SHLD end 22<br>LDA end 3A STA end 32 |  |  | end = endereço de 16 bits   |  |

## INSTRUÇÕES ARITMÉTICAS E LÓGICAS

|      |  |  |  |   |  |   |
|------|--|--|--|---|--|---|
|      | <b>Somar *</b><br>A 87<br>B 80<br>C 81<br>D 82<br>E 83<br>H 84<br>L 85<br>M 86   | <b>Somar *</b><br>A 8F<br>B 88<br>C 89<br>D 8A<br>E 8B<br>H 8C<br>L 8D<br>M 8E   | <b>Soma dupla +</b><br>B 09<br>D 19<br>H 29<br>SP 39                             | <b>Subtrair *</b><br>A 97<br>B 90<br>C 91<br>D 92<br>E 93<br>H 94<br>L 95<br>M 96 | <b>Subtrair *</b><br>A 9F<br>B 98<br>C 99<br>D 9A<br>E 9B<br>H 9C<br>L 9D<br>M 9E  | <b>Incrementar **</b><br>A 3C<br>B 04<br>C 0C<br>D 14<br>E 1C<br>H 24<br>L 2C<br>M 34 |
| ADD: |  | ADC:   | DAD:   | SUB:  | SBB:   | INR:  |
|      | <b>Lógicas *</b><br>A A7<br>B A0<br>C A1<br>D A2<br>E A3<br>H A4<br>L A5<br>M A6 | <b>Lógicas *</b><br>A AF<br>B A8<br>C A9<br>D AA<br>E AB<br>H AC<br>L AD<br>M AE | <b>Lógicas *</b><br>A B7<br>B B0<br>C B1<br>D B2<br>E B3<br>H B4<br>L B5<br>M B6 | <b>Lógicas *</b><br>A BF<br>B B8<br>C B9<br>D BA<br>E BB<br>H BC<br>L BD<br>M BE  | <b>Imediatas *</b><br>ADI byte C6<br>ACI byte CE<br>SUI byte D6<br>SBI byte DE<br>ANI byte E6<br>XRI byte EE<br>ORI byte F6<br>CPI byte FE | <b>Decrementar **</b><br>A 3D<br>B 05<br>C 0D<br>D 15<br>E 1D<br>H 25<br>L 2D<br>M 35 |
| ANA: | XRA:   | ORA:   | CMP:   |   |  | INX:  |
|      |  |  |  | <b>Rotação +</b><br>RLC 07<br>RRC 0F<br>RAL 17<br>RAR 1F                          |  | DCR:  |
|      |  |  |  |   |  | DCX:  |
|      |  |  |  |   |  | B 0B<br>D 1B<br>H 2B<br>SP 3B   |
|      | <b>Especiais</b><br>DAA * 27<br>CMA 2F<br>STC + 37<br>CMC 3F                     |  |  |   |  |   |

\* - todos os bits de flag (S, Z, AC, P e CY) são afectados.

\*\* - todos os bits de flag, excepto o CY (transporte), são afectados.

As instruções INX e DCX não afectam nenhuma flag.

+ - apenas CY é afectado.

P = 1 se paridade par

Mnemonícos com direitos autorais reservados pela Intel Corporation.

## INSTRUÇÕES DE DESVIO

|  |   |  |  |
|--|---|--|--|
| <b>Saltar</b><br>JMP end C3<br>JNZ end C2<br>JZ end CA<br>JNC end D2<br>JC end DA<br>JPO end E2<br>JPE end EA<br>JP end F2<br>JM end FA<br>PCHL E9 | <b>Retornar</b><br>RET C9<br>RNZ C0<br>RZ C8<br>RNC D0<br>RC D8<br>RPO E0<br>RPE E8<br>RP F0<br>RM F8 | <b>Chamar</b><br>CALL end CD<br>CNZ end C4<br>CZ end CC<br>CNC end D4<br>CC end DC<br>CPO end E4<br>CPE end EC<br>CP end F4<br>CM end FC | <b>Recomeçar</b><br>0 C7<br>1 CF<br>2 D7<br>3 DF<br>4 E7<br>5 EF<br>6 F7<br>7 FF |
|  |   |  | RST:   |

## INSTRUÇÕES DE CONTROLO

|   |   |
|---|---|
| <b>Operação com pilha</b><br>PUSH: B C5<br>D D5<br>H E5<br>PSW F5 | <b>Entrada/Saída</b><br>OUT byte D3<br>IN byte DB                         |
| <b>POP:</b> B C1<br>D D1<br>H E1<br>PSW F1                        | <b>Controlo</b><br>DI F3<br>EI FB<br>NOP 00<br>HLT 76<br>RIM 20<br>SIM 30 |
| XTHL E3<br>SPHL F9  |   |

V.S.F.F.

## COTAÇÕES

### I

|           |                  |
|-----------|------------------|
| 1. ....   | <b>34 pontos</b> |
| 1.1. .... | 22 pontos        |
| 1.2. .... | 12 pontos        |
| 2. ....   | <b>16 pontos</b> |
| 3. ....   | <b>18 pontos</b> |
| 3.1. .... | 10 pontos        |
| 3.2. .... | 8 pontos         |
| 4. ....   | <b>40 pontos</b> |
| 4.1. .... | 16 pontos        |
| 4.2. .... | 24 pontos        |

### II

|                    |                   |
|--------------------|-------------------|
| 1. ....            | <b>18 pontos</b>  |
| 2. ....            | <b>28 pontos</b>  |
| 2.1. ....          | 16 pontos         |
| 2.2. ....          | 12 pontos         |
| 3. ....            | <b>46 pontos</b>  |
| <b>TOTAL</b> ..... | <b>200 pontos</b> |